第一篇
軟件無線電系統概述及仿真
1. 軟件無線電系統概述
2. 軟件無線電的三種結構形式
3. SignalTAP II 的設計方法和技巧
4. 邏輯分析儀仿真設計
第二篇 基于(yu)FPGA/CPLD的(de)數據(ju)采(cai)集系統工程(cheng)應(ying)用與(yu)工程(cheng)課(ke)題實(shi)訓(xun)
1. Nyquist采樣以及可以實現頻譜搬移的帶通采樣（欠采樣）
2. 如何通過帶通采樣實現下變頻
3. 在實時通信系統中如何選取適當的采樣頻率去除混疊信號
4. 基(ji)于FPGA/CPLD的(de)帶(dai)通(tong)采樣(yang)(yang)（欠采樣(yang)(yang)）工(gong)程(cheng)應用以及工(gong)程(cheng)課題實訓
第三篇 基于FPGA/CPLD的數字濾波器工程應用與工程課題實訓
1. CIC濾波器算法原理
2. 基于FPGA/CPLD的濾波器工程應用以及工程課題實訓
3. 基于FPGA/CPLD的高斯白噪聲信號工程應用以及工程課題實訓
4. 乘累加結構以及分布式算法的FIR數字濾波器
5. MATLAB如何產生濾波器系數
6. 基于FPGA/CPLD的FIR數字濾波器工程應用以及工程課題實訓
7. 基于(yu)FPGA/CPLD的高斯濾波(bo)器(qi)工程(cheng)應(ying)用以及(ji)工程(cheng)課(ke)題(ti)實訓(xun)
第四篇 基于FPGA/CPLD的數字上下變頻工程應用與工程課題實訓
1. 基于FPGA/CPLD的載波NCO產生原理與工程應用
2. 基于FPGA/CPLD的數字上變頻原理與工程應用
3. 基于FPGA/CPLD的數字下變頻原理與工程應用
4. 基于(yu)FPGA/CPLD的數(shu)字(zi)上下變頻工程課題實訓
第五篇 基于FPGA/CPLD的數字調制解調工程應用與工程課題實訓
1. 數字調制解調的基本原理、設計方法以及影響選擇數字調制方式的因素
2. 基于FPGA/CPLD的BPSK調制解調工程應用
3. 基于FPGA/CPLD的BPSK調制解調工程實驗
4. 基于FPGA/CPLD的ASK調制解調工程應用以及工程課題實訓
5. 基于FPGA/CPLD的PSK調制解調工程應用以及工程課題實訓
6. 基于FPGA/CPLD的MSK調制解調工程應用以及工程課題實訓
7. 基于(yu)FPGA/CPLD的GMSK調(diao)制(zhi)解調(diao)工(gong)程應用以及工(gong)程課題實(shi)訓
第六篇 基于FPGA/CPLD的單頻正弦信號產生工程應用與工程課題實訓
1. 單頻正弦信號產生工作原理
2. 單頻正弦信號產生工程應用
3. 單頻(pin)正弦(xian)信(xin)號產(chan)生實(shi)驗
第七篇 偽隨機m序列產生和高斯白噪聲信號產生工程應用與工程課題實訓
1. 基于FPGA/CPLD的偽隨機m序列產生工程應用與工程課題實訓
2. 基于FPGA/CPLD的高斯白噪聲信號產生工程應用與工程課題實訓
3. 基于FPGA/CPLD的高斯白噪聲信號產生實(shi)驗
第八篇 基于FPGA/CPLD的多速率信號處理工程應用與工程課題實訓
1. 多速率信號處理概述以及取樣率變換性質
2. 基于FPGA/CPLD的抽取工程應用以及工程課題實訓
3. 基于FPGA/CPLD的插值工程(cheng)應用以及工程(cheng)課題實訓(xun)
第九篇 基于FPGA/CPLD的同步技術工程應用與工程課題實訓
1. 基于FPGA/CPLD的載波同步工程應用與工程課題實訓
2. 基于FPGA/CPLD的位（碼元）同步工程應用與工程課題實訓
3. 基(ji)于(yu)FPGA/CPLD的(de)幀同步工(gong)程(cheng)應用與工(gong)程(cheng)課題(ti)實訓
第十篇 項目(mu)實訓 項目(mu)名稱：基于(yu)BPSK調(diao)制(zhi)解(jie)調(diao)的高(gao)速數(shu)字(zi)化(hua)無線(xian)通(tong)信(xin)系統 核心(xin)技術：碼NCO、成形濾(lv)波(bo)器、載波(bo)NCO、高(gao)斯(si)白噪聲、數(shu)字(zi)下變頻、BPSK調(diao)制(zhi)解(jie)調(diao)、CIC濾(lv)波(bo)器、載波(bo)環跟蹤(科斯(si)塔(ta)斯(si)Costas環)、數(shu)字(zi)上變頻、高(gao)斯(si)濾(lv)波(bo)、抽取、插(cha)值、低通(tong)濾(lv)波(bo)。（注：這些(xie)核心(xin)技術全(quan)部是通(tong)過軟件編程的方式實現(xian)）
項目主要內容：
該通(tong)信(xin)(xin)系統有兩部(bu)分組成，一(yi)部(bu)分為高速(su)數(shu)字(zi)(zi)(zi)化(hua)無(wu)線(xian)通(tong)信(xin)(xin)發(fa)射(she)機(ji)，一(yi)部(bu)分為高速(su)數(shu)字(zi)(zi)(zi)化(hua)無(wu)線(xian)通(tong)信(xin)(xin)接收機(ji)。 在基(ji)于FPGA設計的高速(su)數(shu)字(zi)(zi)(zi)化(hua)無(wu)線(xian)通(tong)信(xin)(xin)發(fa)射(she)機(ji)中，信(xin)(xin)源(yuan)碼經(jing)過(guo)(guo)低通(tong)濾波等(deng)變(bian)換(huan)后進(jin)行BPSK調制，然后再通(tong)過(guo)(guo)數(shu)字(zi)(zi)(zi)上(shang)變(bian)頻將(jiang)基(ji)帶信(xin)(xin)號(hao)混頻到中頻信(xin)(xin)號(hao)，再經(jing)過(guo)(guo)濾波后送D/A轉換(huan)器輸出(chu)射(she)頻信(xin)(xin)號(hao)。以上(shang)這(zhe)些工作全部(bu)是在FPGA內(nei)通(tong)過(guo)(guo) |
Home 
