 課程目標 高速、高密度嵌入式系統硬件設計班 |
高速嵌(qian)入式(shi)硬件(jian)設(she)計(ji)培訓(xun)課(ke)(ke)程(cheng)(cheng)(cheng)為(wei)您講(jiang)解高速、高密(mi)度嵌(qian)入式(shi)系統(tong)硬件(jian)設(she)計(ji)技(ji)(ji)術。課(ke)(ke)程(cheng)(cheng)(cheng)采取理論講(jiang)解和實際(ji)設(she)計(ji)演(yan)示相結(jie)合的(de)(de)方(fang)式(shi)，完成(cheng)從元器件(jian)選擇、電路圖設(she)計(ji)到PCB設(she)計(ji)調試(shi)的(de)(de)全過程(cheng)(cheng)(cheng)。廣大工程(cheng)(cheng)(cheng)師通(tong)過此培訓(xun)可以掌握先進的(de)(de)高速嵌(qian)入式(shi)系統(tong)硬件(jian)設(she)計(ji)技(ji)(ji)術，能夠完成(cheng)高速嵌(qian)入式(shi)系統(tong)PCB及相關硬件(jian)的(de)(de)設(she)計(ji)、調試(shi)任務(wu)。 |
| 培養對象 |
對(dui)電路原理知(zhi)識有(you)一定了解，有(you)過(guo)單片機(ji)或(huo)相關(guan)電路設計經驗(yan)的(de)工程(cheng)師。 |
| 班級規模及環境 |
|
為(wei)了保(bao)證培訓(xun)效果，增加互動(dong)環節，我們堅持小班授課，每期報名人(ren)數限3到(dao)5人(ren)，多余人(ren)員安排(pai)到(dao)下一期進(jin)行。 |
| 上課時間和地點 |
上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山學院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：云峰大廈
最近開課時間(周末班/連續班/晚班）：硬件設計開班時間：2025年7月14日..用心服務.......... |
| 學時和(he)費用 |
◆學時：5天，30學時
◆外地學員：代理安排食宿（需提前預定）
☆注重質量
☆邊講邊練
☆合格學員免費推薦工作
☆合格學員免費頒發相關工程師等資格證書，提升您的職業資質
專注高端培訓15年，曙海提供的證書得到本行業的廣泛認可，學員的能力
得到大家的認同，受到用人單位的廣泛贊譽。
★實驗設備請點擊這兒查看★ |
| 質量保障 |
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
2、培訓結束后免費提供半年的技術支持，充分保證培訓后出效果；
3、培訓合格學員可享受免費推薦就業機會。 ☆合格學員免費頒發相關工程師等資格證書，提升您的職業資質。專注高端培訓13年，曙海提供的證書得到本行業的廣泛認可，學員的能力得到大家的認同，受到用人單位的廣泛贊譽。 |
| 課程進度安排--速高、高密度速嵌入式系統硬件設計班 |
| 以DSP高速板/ARM |
| 時間 |
課程大綱 |
第一階段 |
|
1. 板級架構和電路圖設計
【內容】學習常見處理器和配套器件使用方法。以DSP6000/ARM Cortex A8高速、高密度板為例介紹系統構建所需的全部芯片，包括HY57V561620存儲器，cs8900網卡，開關電源，時鐘分配電路，連接邏輯等
【目標】通過學習掌握嵌入式系統電路圖設計，熟練使用常見的嵌入式處理器，并且達到能夠從板級架構考慮設計取舍的水平，在設計上學會考慮測試相關的問題，做到design
for test
1.1. 嵌入式處理器
1.2. SDRAM特性和使用原則
1.3. Flash芯片使用技巧
1.4. 高速數字邏輯電路特性
1.5. 總線信號緩沖器
1.6. 以太網芯片
1.7. 電源，時鐘和復位電路
1.8. 其他外部設備
1.9. 設計冗余硬件協助調試
1.10. 自診斷設計
|
第二階段 |
|
2. 嵌入式系統PCB設計
【內容】學習嵌入式系統所需的高速電路設計技巧。包括高密度封裝的設計要點，高速信號設計原則，電源設計，特殊信號設計，以及散熱和可制造性的設計
【目標】通過學習掌握嵌入式系統所要求的電路板設計技術，熟練掌握初步的高速電路設計技巧，能夠設計穩定可靠的高速嵌入式系統，并且可以定位和排除常見的硬件問題。
2.1. 關于BGA封裝要考慮的問題
2.2. 設計電源和地平面
2.3. 設計規則對信號完整性的影響
2.4. 退耦電容
2.5. 高速信號的布線規則
2.6. 功耗估計和熱設計
2.7. 可制造性設計
2.8. 怎樣判斷系統是否工作
2.9. 軟件工具協助調試
2.10. 設計調試用的信號擴展連接器
2.11. 使用儀器協助調試 |
第三階段 電路圖設計高級－－電路圖的PSPICE仿真和驗證 |
| |
1. 電路圖設計高級－－電路圖的PSPICE仿真和驗證
【內容】學習電路圖高級設計中的PSPICE仿真和驗證的技巧。包括通過SPICE仿真尋找
最佳參數,電路性能仿真，電路參數計算，蒙特卡羅分析，FFT分析等
【目標】通過學習學習電路圖高級設計中的PSPICE仿真和驗證的技巧，熟練使用PSICE工具
進行參數計算，參數優化，以便提升電路設計性能。
1.1. 通過SPICE仿真尋找最佳參數
1.2. 電路參數計算
1.3. 蒙特卡羅分析
1.4. FFT分析
1.5. 電路性能仿真
1.6. Time Domain
1.7. DC SWEEP
1.8. AC SWEEP
1.9. 溫度對電路的影響
1.10. 頻率對電路的影響 |
第五階段 嵌入式系統PCB設計高級－－嵌入式系統PCB設計時序、SI、PI、EMC、電源完整性
設計和仿真，怎樣通過仿真提高開發周期 |
| |
2. 嵌入式系統PCB設計高級－－嵌入式系統PCB設計時序、SI、PI、EMC、電源完整性
設計和仿真
【內容】學習嵌入式系統PCB設計的高級技巧。包括嵌入式系統PCB設計時序、SI、PI、EMC、電源完整性設計和仿真
【目標】通過學習掌握高速、高密度嵌入式系統所要求的PCB電路板設計高級技巧，熟練掌握嵌入式系統PCB設計SDRAM,DDR3時序控制，SI仿真、控制，PI抑制干擾、EMC、電源完整性設計和仿真。
2.1. SDRAM,DDR3時序控制
2.2. 高速、高密度PCB抑制干擾
2.3. 高速、高密度PCB EMC設計
2.4. 高速、高密度PCB SI仿真
2.5. 高速、高密度PCB PI設計和仿真
2.6. 高速、高密度PCB電源完整性
2.7. 高速、高密度PCB后仿真
2.8. 怎樣通過仿真提高開發周期
2.9. 高速、高密度PCB串擾差分線解決技巧
2.10. 高速、高密度PCB串擾的查找和解決 |
第六階段 高(gao)速、高(gao)密度(du)dsp6000/ARM Cortex A8項目(mu)實戰 |
| |
【內容】通過項目實戰學習高速、高密度dsp6000/ARM Cortex A8 板子的設計，通過實戰更上一層樓，完整學習板子從原理圖設計和仿真到PCB設計和仿真的全部過程。
【目標】項目實戰學習高速、高密度dsp6000/ARM Cortex A8 板子的設計，通過實戰更上一層樓。
1.1. 高速、高密度dsp6000/ARM Cortex A8 原理圖設計以及注意的問題
1.2. 高速、高密度dsp6000/ARM Cortex A8 原理圖設計技巧詳解
1.3. 高速、高密度dsp6000/ARM Cortex A8 原理圖設計PSPICE仿真的問題
1.4. 高速、高密度dsp6000/ARM Cortex A8 原理圖設計PSPICE仿真的技巧詳解
1.5. 高速、高密度dsp6000/ARM Cortex A8 PCB設計
1.6. 高速、高密度dsp6000/ARM Cortex A8 PCB設計PSPICE仿真要注意的問題
1.7. 高速、高密度dsp6000/ARM Cortex A8 PCB設計PSPICE仿真技巧詳解路
1.8. 時序設計
1.9. 串擾仿真和解決
1.10. 設計后仿真保證板子的一次通過率 |
Home 
