| |
| FPGA應用設計就業班招生簡章 |
入學要求: |
理工科類專科（包括專科）以上學歷，有C語言硬件電路基礎，通過入學測驗。 |
|
就業承諾 |
|
對學員進行職業素養教育；根據學院實際情況建立學員就業檔案，確保準確的為學員提供就業服務，保證就業質量。 |
| 教學質量保障 |
◆ 我們采用3.0的教學方式，教學過程中特別注重實驗教學，讓學員在實踐中迅速提高；
◆ 提供學員職業素養教育；
◆ 培訓合格學員可提供就業保障;
◆ 培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
◆ 培訓結束后免費提供半年的技術支持，充分保證培訓后出效果 |
|
開課時間 |
課時：脫產學習1個月；開課時間：2025年6月9日(ri)........
詳情請聯系負責老師：021-51875830 李老師 手機：15921673576 |
|
上課地點： |
| 上課地點(dian)：【上海】：同濟大(da)(da)學(滬西(xi))/新城金(jin)郡商務樓(11號線(xian)白銀(yin)路(lu)站)
【深圳分(fen)部(bu)(bu)】：電影(ying)大(da)(da)廈(地鐵一號線(xian)大(da)(da)劇院站)/深圳大(da)(da)學成教院 【北京(jing)分(fen)部(bu)(bu)】：北京(jing)中(zhong)山學院/福鑫大(da)(da)樓 【南京(jing)分(fen)部(bu)(bu)】：金(jin)港大(da)(da)廈(和(he)燕路(lu))
【武漢分(fen)部(bu)(bu)】：佳(jia)源(yuan)大(da)(da)廈（高新二路(lu)） 【成都分(fen)部(bu)(bu)】：領(ling)館區(qu)1號（中(zhong)和(he)大(da)(da)道） |
|
學費優惠措施 |
| 兩人同時報名，享受95折優惠；三人及三人以上同時報名，享受9折優惠。 |
各階段課程安排說明 |
● 課程目標
通過本課程的系統學習，可以使學員由淺入深的掌握FPGA設計的方方面面，能夠獨立勝任FPGA系統硬件設計、邏輯設計和系統設計等方面的工作。課程目標包括：
1. 精通電路設計EDA軟件的操作與使用；
2. 掌握FPGA核心電路以及外圍接口電路設計方法；
3. 掌握FPGA硬件電路的調試方法和技巧；
4. 精通硬件描述語言Verilog HDL的設計和仿真；
5. 精通基于FPGA的數據采集系統設計方法；
6. 精通基于FPGA的信號處理系統設計方法；
7. 掌握基于FPGA的SoPC系統設計方法；
8. 掌握FPGA與其他處理器，如ARM、DSP等互聯系統的設計開發；
9. 掌握FPGA實際項目案例開發流程。
◆ 免費頒發證書：嵌入式學院《FPGA系統設計工程師證書》◆ |
|
第一階段：FPGA硬件設計工程師 |
◆課程目標
- 職場定位：Hardware Development Engineer for FPGA
- 本期目標：FPGA系統設計是現在最熱門的嵌入式系統設計領域之一。和DSP和ARM系統設計相比，FPGA系統設計更接近底層硬件電路，因此清晰的硬件系統概念在FPGA設計中起著至關重要的作用。一個精通硬件電路原理的工程師，可以更快的進入FPGA系統的邏輯設計工作，而且可以設計出更適合硬件實現的HDL代碼。本階段學習目標是掌握FPGA硬件電路的基本知識、設計方法和調試技巧，并熟練掌握FPGA開發的軟件環境，為將來的邏輯設計工作打好基礎。
| 序號 |
課程名稱 |
課程內容 |
掌握要求 |
| 1 |
FPGA開發環境
（QuartusII） |
本課程從零起點，講解QuartusII軟件開發系統的功能和安裝方法，詳細介紹QuartusII下的基本操作、管理配置和編輯器。
通過實驗，掌握QuartusII軟件環境中代碼輸入、編譯、仿真、下載和調試的方法和技巧。 |
精通 |
| 2 |
硬件描述語言入門
（Verilog HDL） |
硬件描述語言（HDL）是FPGA設計中最重要的基礎。本課程將從零開始，通過大量編程實例重點講解Verilog HDL語言的基本語法，常用語句和典型結構等知識。 |
精通 |
| 3 |
FPGA硬件電路設計基礎 |
本課程主要讓學員了解FPGA系統的硬件電路設計，通過對典型系統的拆解分析，掌握FPGA硬件最小系統設計的關鍵知識點。 |
掌握 |
|
|
第二階段：FPGA/IC邏輯設計工程師 |
| ● 課程目標
- 職場定位：Logic Design Engineer for FPGA/IC
- 本期目標：參加本期培訓的學員應該掌握Verilog HDL硬件語言編程技巧，具備FPGA系統設計的硬件基礎知識。邏輯設計是FPGA設計和IC設計中最重要的一部分，也是就業面很廣的一部分。本期學習的主要目標是精通FPGA和IC的邏輯設計，精通FPGA開發流程，強化學員對硬件描述語言（Verilog
HDL）的理解和編碼調試的能力，同時掌握復雜FPGA系統的結構設計方法。
| 序號 |
課程名稱 |
課程內容 |
掌握要求 |
| 4 |
Verilog
HDL語言高級編程技術 |
HDL語言編程FPGA系統開發中最重要的一部分，也是就業面最廣的方向。本課程的主要目標是精通FPGA/IC的邏輯程序設計，精通Verilog
HDL開發環境，強化學員對Verilog HDL的理解和編碼調試的能力，包括系統仿真驗證、測試臺程序設計、任務、函數、有限狀態機以及并行流水結構的設計。 |
精通 |
| 5 |
基于FPGA的數據采集系統設計 |
數據采集領域是FPGA最主要的應用領域，
本課程將教會學員如何從零開始設計一個基于FPGA的數據采集系統，內容包括AD芯片的選擇、FPGA芯片選型、硬件電路設、FPGA采集程序設計和調試等。 |
掌握 |
| 6 |
基于FPGA的數字信號處理系統設計 |
數字信號處理是FPGA的一個新興的應用領域，FPGA可以替換傳統的DSP芯片或者高性能的CPU來完成數字信號的處理算法。本課程將教會學員在FPGA芯片上從零開始構建一個高性能的數字信號處理系統。內容包括算法的優化策略和方法、在線調試等整個流程。 |
了解 |
| 7 |
基于FPGA的SoPC系統設計 |
介紹基于FPGA的SoPC系統相關概念及開發流程，掌握NIOSII軟核處理器的構建和裁減方法以及NIOSII下軟件設計流程。了解NIOSII外設驅動涉及到的關鍵技術點，并重點學習用戶自定義指令設計和自定義外設的驅動開發。 |
掌握 |
|
|
|
第三階段：FPGA系統設計工程師 |
● 課程目標
- 職場定位：FPGA System Design Engineer
- 本期目標：參加本期培訓的學員應該掌握FPGA應用開發和系統開發能力。本期學習的主要目標是掌握基于FPGA的產品開發從需求分析到詳細設計整個過程的開發內容，深入掌握Verilog
HDL程序開發技巧，能夠熟練的根據時序設計出電路。通過實際項目案例，可以對學員知識薄弱環節進行重點加強。目前學員在嵌入式學院可完成的真實項目包括：高速PCI數據采集卡、視頻信號捕捉測試卡、視頻圖像處理芯片原型，學員可在嵌入式學院學習期間獨立完成其中一個項目，其他項目可在結業后完成，學院提供相關源碼和文檔。
-
| 序號 |
課程名稱 |
課程內容 |
掌握要求 |
| 8 |
FPGA項目實踐 |
本課程將通過一個真實完整的項目案例，讓學員了解真實項目的開發流程，讓學員知道如何將所學知識應用到項目開發中。本課程將模擬真實項目的管理過程，培養學員項目團隊協同開發能力，項目文檔編寫能力和新知識的學習能力，為下一步就業做好知識上和心理上的充分準備。目前學員在嵌入式學院可完成的真實項目包括：高速PCI數據采集卡、視頻信號捕捉測試卡、視頻圖像處理芯片選型
，學員可在嵌入式學院學習期間獨立完成其中一個項目，其他項目可在結業后完成。 |
掌握 |
|
Home 
