Home  手機訪問   課程介紹   培訓報名  企業培訓   付款方式   講師介紹   學員評價  曙海簡介  聯系曙海  工程承接  
arduino培訓
長期班課程
下面的課程為短期培訓班
 
嵌入式協處理器--DSP
嵌入式協處理器--FPGA
FPGA項目實戰系列課程----
嵌入式OS--3G手機操作系統
手機/網絡/動漫游戲開發
嵌入式硬件設計
嵌入式OS--VxWorks
PowerPC嵌入式系統
PLC編程/變頻器/數控/人機界面 
單片機培訓
嵌入式OS-Linux
嵌入式CPU--ARM
科技英語口語、聽力強化
嵌入式OS--WinCE
開發語言、數據庫及其他培訓
WEB在線客服
 
QQ客服一
 
QQ客服二
QQ客服三
  雙休日、節假日及晚上可致電值班電話:021-51875830 值班手機:15921673576

值班QQ:

值班網頁在線客服,點擊交談:
 

 
合作伙伴與授權機構
現代化的多媒體教室
FPGA培訓

合作企業最新人才需求公告

◆招人、應聘、人才合作
請訪問曙海旗下網站---


合作企業最新人才需求公告
奧迪堅通訊系統(上海)有限公司
(16人)
上海貝爾阿爾卡特股份有限公司(12人) 
冠捷半導體(上海)有限公司
(9人)
上海奧波電子有限公司(14人)
北京華路時代信息技術有限公司
(18人)
上海寶康電子控制工程有限公司
(6人)
上海迅時通信設備有限公司(8人)
上海天能電子有限公司(5人)
公益培訓
曙海動態
 
郵件訂閱列表
 

  FPGA項目實戰系列課程--(系列六)FPGA數字信號處理設計

   課程目標
  針對(dui)Altera的數(shu)字信號處理解(jie)決方案進行培訓了(le)解基于FPGA的數字信號(hao)處理系統(tong)體系結構及系統(tong)開發流程,掌握基于FPGA的數字信號(hao)處理算法設計及調(diao)試(shi)驗證(zheng)技術(shu)
   班級規模及環境
       為了(le)保證培訓效(xiao)果(guo),增加互動環節,我們堅(jian)持(chi)小班授課,每期(qi)報(bao)名人數限3到5人,多(duo)余人員(yuan)安排到下一期(qi)進行。
   上課時間和上課地點
             上課地點:【上海】:同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】:電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】:北京中山學院/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領館區1號(中和大道) 【沈陽分部】:沈陽理工大學/六宅臻品 【鄭州分部】:鄭州大學/錦華大廈 【石家莊分部】:河北科技大學/瑞景大廈 【廣州分部】:廣糧大廈 【西安分部】:云峰大廈
             最近開課時間(周末班/連續班/晚班):FPGA數字開班時間:2025年6月9日........
   學時和學(xue)費
     ◆課時:共5天,36個學時

        ◆外地學員:代理安排食宿(需提前預定)
        ☆注重質量
        ☆邊講邊練

        ☆合格學員免費推薦工作

        ☆合格學員免費頒發相關工程師等資格證書,提升您的職業資質

        專注高端培訓15年,曙海提供的證書得到本行業的廣泛認可,學員的能力
        得到大家的認同,受到用人單位的廣泛贊譽。

        ★實驗設備請點擊這兒查看★
   最新優惠
       ◆團體報名優惠措施:請(qing)咨詢(xun)客服
   質量保障

        1、培訓過程中,如有部分內容理解不透或消化不好,可免費在以后培訓班中重聽;
        2、培訓結束后免費提供半年的技術支持,充分保證培訓后出效果;
        3、培訓合格學員可享受免費推薦就業機會。 ☆合格學員免費頒發相關工程師等資格證書,提升您的職業資質。專注高端培訓13年,曙海提供的證書得到本行業的廣泛認可,學員的能力得到大家的認同,受到用人單位的廣泛贊譽。

   課程大綱
第一階段
    第一階段首先介紹數字信號處理的基本概念,其次對數字信號處理的兩種解決方案進行分析和對比,重點講述常用數字信號處理模塊的FPGA實現,通過硬件描述語言對這些模塊的描述和驗證,幫助學員加深對算法硬件實現的認識。通過對Matlab和Simulink使用方法的簡要介紹,幫助學員掌握最重要的數字信號處理工具的使用方法。最后對[Altera]的數字運算IP核進行介紹及實踐。
1. 數字信號處理基本概念
   1.1 信號的表示與數字化
   1.2 數的表示
   1.3 采樣原理
   1.4 傅里葉變換
   1.5 濾波器
   【AD接口專題:AD與FPGA接口】
2. 數字信號處理解決方案及設計流程
   2.1 傳統的DSP處理器解決方案
   2.2 基于FPGA的解決方案
   2.3 基于FPGA+DSP解決方案
   【DSP接口專題:TI DSP與FPGA接口】
   【高速互聯專題:FPGA中的SERDES】

3. 常用數字信號處理模塊的FPGA實現
   3.1 加減乘除的FPGA實現
   3.2 DDS的FPGA實現
   3.3 FFT的FPGA實現
   3.4 Cordic的FPGA實現
   3.5 濾波器的FPGA實現
【實驗】
1. Matlab與Simulink工具箱使用實踐
   1.1 Matlab基礎
   1.2 M文件:腳本與函數
   1.3 Simulink基礎
   1.4 Simulink建模
2. [Altera]中典型數字信號處理IP使用實踐
   2.1 濾波器IP核:FIR
   2.2 變換IP核:FFT
   2.3 調制IP核:DDS
   2.4 編碼IP核:CORDIC,8b/10b
 
第二階段
    
在第二階段,重點介紹[Altera DSP Builder]的相關內容,包括設計流程、常用IP模塊介紹及使用方法,在Simulink中搭建層次化的算法結構。講解利用ModelSim進行協同仿真的方法,利用[SignalTap] 進行軟硬件協調測試手段
1. [Altera]的DSP解決方案及設計流程
2. [Altera]FPGA的DSP資源
3. [DSP Builder]常用IP核
4. [DSP Builder]仿真
5. [DSP Builder]的軟硬件協調測試
   【通信中的數字信號處理專題】
   【多媒體信號處理專題】
【實驗】
1. [DSP Builder]工具箱使用方法
   1.1 構建第一個[DSP Builder]系統
   1.2 層次化設計及系統構建方法
   1.3 常用IP模塊及設計要點
2. 仿真及調試實踐
   2.1 DDS信號源設計與Modelsim仿真
   2.2 [SignalTap]調試實踐
   2.3 [DSP Builder 與Quartus II]的接口
   【DSP專題】開發流程、工具鏈、操作實踐
 
cortex培訓
.(2014年7月11)............................................................................... .......